近日，三星电子在半导体技术领域取得了一项引人注目的突破。据该公司的一位高级管理人员透露，三星电子已成功开发出16层3D DRAM芯片，这一成果标志着半导体存储技术的又一次飞跃。
在IEEE IMW 2024活动上，三星负责DRAM的执行副总裁Siwoo Lee向与会者分享了这一令人振奋的消息。他指出，包括三星在内的一些行业领军企业已经成功地将DRAM技术推向了新的高度，通过垂直堆叠单元阵列晶体管（VS-CAT）技术，实现了高达16层的3D DRAM制造。
Siwoo Lee还提到，尽管美光等竞争对手已经在3D DRAM技术上取得了显著的进展，将堆叠层数扩展到了8层，但三星对于技术的追求并未止步。他表示，三星目前正专注于研究3D DRAM技术的可行性，并探索其在未来半导体存储市场中的潜在应用。
VS-CAT技术与现有的DRAM技术存在显著的不同。它采用了独特的晶圆堆叠方式，将两个硅晶圆结合在一起，使外围设备和存储单元能够分别制造并独立连接。这种设计不仅解决了传统DRAM技术中表面积过大的问题，还提高了存储密度和性能。
为了实现VS-CAT技术的商业化应用，三星将采用晶圆对晶圆（wafer-to-wafer）等混合键合技术来制造3D DRAM。这种技术已经在NAND和CMOS图像传感器的生产中得到了广泛应用，并且具有高度的可靠性和可扩展性。
此外，三星电子还计划将BSPDN（背面供电网络）技术应用于3D DRAM。这一创新技术将进一步提高3D DRAM的性能和可靠性，为未来的半导体存储市场带来更多的可能性。
除了VS-CAT技术外，三星还在积极研究垂直沟道晶体管（VCT）技术。VCT技术被称为4F2技术，相比之前的6F2技术，它可以将晶粒表面积减少多达30%。这一技术的突破将使得半导体存储芯片更加紧凑、高效，为未来的电子设备提供更多的存储空间。
Siwoo Lee表示，三星的VCT技术原型产品将于明年亮相。这一消息无疑为半导体存储技术的未来发展注入了新的动力。随着技术的不断进步和应用的不断拓展，我们有理由相信，未来的半导体存储市场将会呈现出更加丰富多彩的景象。
